- 1 registro de 8 bit.
- ALU de 8 operaciones. A: Registro y B: Inmediato
Component: alu.vhd
Component: registro_r0.vhd
Programa principal: ruta_datos.vhd
2. Ruta de datos sin acceso a memoria.
- Banco de 4 registros de 1 byte.
- Memoria de programa de 16 x 15 bits.
- ALU de 8 operaciones
- Ejecución de instrucción por cada pulso de botón.
- Visualización de contenido de registros en display.
- Sin acceso a memoria.
Palabra de comando:
2
|
2
| ||||
3
|
1
|
1
|
SELA
|
SELB
|
6
|
OP
|
WR
|
SELI
|
SELD
|
INMEDIATO
|
Component para procesador.vhd : alu.vhd y registro.vhd
Component para ruta_datos.vhd: procesador.vhd, mem16x15.vhd
y visor.vhd
y visor.vhd
3. Ruta de datos con acceso a memoria.
- Banco de 4 registros.
- Memoria de programa de 16 x 17 bits.
- ALU de 8 operaciones.
- Acceso a memoria RAM de lectura/escritura de 16 bytes.
- Ejecución de instrucción por cada pulso de botón.
- Visualización de registros en display.
Palabra de comando:
2
|
2
| |||||||
2
|
SELB
| |||||||
3
|
1
|
1
|
1
|
1
|
SELA
|
DIR
|
4
| |
OP
|
WR
|
W
|
SELM
|
SELI
|
SELD
|
INMEDIATO
|
Component para procesador.vhd: alu.vhd y registro.vhd
Component para ruta_datos.vhd: procesador.vhd, mem16x17.vhd,
ram16x8.vhd, visor.vhd
Todos los archivos:
Descargar
Buenas, tengo un problema sobre diseñar la ruta de datos de un procesador monociclo bajo las siguientes características:
ResponderEliminar• Un banco de 4 registros R0, R1, R2 y R3 de 8 bits.
• ALU de 8 operaciones
• Tiene la capacidad de acceder de forma indirecta y directa a una memoria de datos.
• Las operaciones pueden ser:
Reg <= Reg vs Inmediato
Reg <= Reg vs Memoria.
Memoria <= Reg vs Memoria
Queria que me ayudaras con el diagrama, mas no con el codigo VHDL. Gracias
Sorry por la demora, no he tenido mucho tiempo. Podría enviarte un bosquejo a tu correo si deseas.
EliminarSaludos.